Секрет сей загадки довольно прост - содержимое микросхемы SPD таких планок элементарно не соответствует установленным комитетом JEDEC стандартам. По сути записанный в нее код это скопированный и на коленке допиленный профиль какой-нибудь вполне пристойной аналогичной RAM. Но, казалось бы логичное решение - записать корректный код не принесет экспериментатору ничего кроме окончательно отказавшей планки, так как его китайские изменения это не прихоть, а намеренно внесенные ложные данные о таймингах и разрядности, компенсирующие нестандартную организацию физических чипов.

Искаженные параметры столбцы=X, строки=Y, разрядность=Z просто не понятны большинству контроллеров от Intel. Но тогда почему же их с успехом проглатывает AMD?

А все потому, что контроллер памяти AMD поддерживает адресацию с использованием 11-разрядных столбцов и размером страницы 16 Кбит. Прочие же используют, соответственно, лишь 10 и 8. Инженеры AMD придумали это для того, чтобы контроллер памяти мог оставаться на одной странице в два раза дольше по сравнению со «стандартным». Тем самым, увеличенный размер страницы позволяет повысить производительность системы в "тяжелых" графических приложениях, а заодно уж и обработать "вылезшие за рамки" столбцы.

Вывод к вышеизложенному - оперативная память "Только для AMD" вполне себе жизнеспособное решение для тех, кто хочет порядком сэкономить на ее приобретении и, само собой, является обладателем Advanced Micro Devices.